假设某CPU的时钟周期为5ns，所访问的主存的存取周期为60ns，为了正确读出主存中的指令和数据，还需在总线周期中插入两个等待状态，则此CPU的总线周期应该为( )。

A．10ns

B．20ns

C．40ns

D．50ns

[单选题]假设某CPU的一个总线周期为50ns，时钟周期为、2ns，所访问的主存的存取速度为60ns，为了正确读出内存中的指令和数据，须在总线周期中插入的等待状态个数是( )。A．20个B．10个C．5个D．1个

[单选题]在CPU执行一段程序的过程中，Cache的存取次数为4600次，由主存完成的存取次数为400次。若 Cache的存取周期为5ns，主存的存取周期为25

[单选题]CPU的工作周期为20ns，主存存取周期为10ns，此时DMA接口适合采用()方式与CPU共享主存。A.停止CPU访问主存B.周期挪用C.DMA与CP

[单选题]CPU的工作周期为20ns，主存存取周期为10ns，此时DMA接口适合采用（）方式与CPU共享主存。A.停止CPU访问主存B.周期挪用C.DMA与CP

[单选题]CPU的工作周期为20ns，主存存取周期为10ns，此时DMA接口适合采用（）方式与CPU共享主存。A.停止CPU访问主存B.周期挪用C.DMA与CP

[单选题]CPU的工作周期为20ns，主存存取周期为10ns，此时DMA接口适合采用()方式与CPU共享主存。A.停止CPU访问主存B.周期挪用C.DMA与CP

[单选题]假设主频为66MHz的Pentium微处理器以非流水线方式访问存取时间为60ns的DRAM存储器，则在T1周期与T2周期之间至少应插入几等特状态？A．1个B．2个C．4个D．6个

[单选题]假设主频为66MHz的Pentium微处理器以非流水线方式访问存取时间为60ns的 DRAM存储器，则在T1周期与T2周期之间至少应插入______等待状态。A．1个B．2个C．4个D．6个

[单选题]某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU访问存储系统的平均访问时间是(30)ns，该Cache-主存系统的效率是(31)。A．10B．11.60C．11.68D．50

[单选题]某计算机的指令流水线由四个功能段组成，指令流经各功能段的实际(忽略功能段之间的缓存时间)分别是90ns，80ns，70ns，60ns，则该CPU时钟周