[主观题]用VERILOG或VHDL写一段代码,实现10进制计数器。(未知)
[主观题]用verilog/vhdl写一个fifo控制器(包括空,满,半满信号)。(飞利浦-大唐笔试)
[主观题]用perl或TCL/Tk实现一段字符串识别和比较的程序。(未知)
[问答题] 用VHDL或VERILOG、ABLE描述8位D触发器逻辑
[单选题]如果你被要求写一段代码读取一个图片文档,那么一般使用哪种Stream()A . FileInputStreamB . FileReaderC . DataInputStreamD . ObjectInputStream
[主观题]请写出一段Python代码实现删除一个list里面的重复元素。
[单选题]如果你被要求写一段代码读取一个文本文件,那么一般使用哪种Stream()A . FileInputStreamB . FileReaderC . DateInputStreamD . ObjectInputStream
[单选题]如果你被要求写一段代码读取一个序列化的对象,那么一般使用哪种Stream()A . FileInputStreamB . FileReaderC . DataInputStreamD . ObjectInputStream
[主观题]数字电路设计当然必问Verilog/VHDL,如设计计数器。(未知)
[单选题]硬件描述语言一般包括VHDL、Verilog、Superlog、SystemC等,在VHDL设计中,一个完整的设计单元应当包含5部分,下面不属于这5部分的是(32)。(32)A.实体B.结构体C.赋值D.配置