[主观题]

用与非门等设计全加法器。（华为）

参考答案与解析：

相关试题

在串行进位的并行加法器中，影响加法器运算速度的关键因素是()。

[单选题]在串行进位的并行加法器中，影响加法器运算速度的关键因素是()。A.门电路的级延迟B.元器件速度C.进位传递延迟D.各位加法器速度的不同

  • 查看答案

    • 在串行进位的并行加法器中，影响加法器运算速度的关键因素是（）。

    [单选题]在串行进位的并行加法器中，影响加法器运算速度的关键因素是（）。A.门电路的级延迟B.元器件速度C.进位传递延迟D.各位加法器速度的不同

  • 查看答案

    • 在串行进位的并行加法器中，影响加法器运算速度的关键因素是()。

    [单选题]在串行进位的并行加法器中，影响加法器运算速度的关键因素是()。A.门电路的级延迟B.元器件速度C.进位传递延迟D.各位加法器速度的不同

  • 查看答案

    • 用filp£­flop和logic£­gate设计一个1位加法器,输入carry

    [主观题]用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage. （未知）

  • 查看答案

    • 加法器和减法器都属于集成放大电路。（）

    [判断题] 加法器和减法器都属于集成放大电路。（）A . 正确B . 错误

  • 查看答案

    • 下列基本单元属于加法器的是（）。

    [单选题]下列基本单元属于加法器的是（）。A .B .C .D .

  • 查看答案

    • 用filp-flop和logic-gate设计一个1位加法器，输入carryin

    [问答题] 用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage.

  • 查看答案

    • 下列关于加法器的说法错误的是（）。

    [单选题]下列关于加法器的说法错误的是（）。A.实现n位的串行加法器只需1位全加器B.实现n位的并行加法器需要n位全加器C.影响并行加法器速度的关键固素是加法器

  • 查看答案

    • 下列关于加法器的说法错误的是（）。

    [单选题]下列关于加法器的说法错误的是（）。A.实现n位的串行加法器只需1位全加器B.实现n位的并行加法器需要n位全加器C.影响并行加法器速度的关键固素是加法器

  • 查看答案

    • 下列关于加法器的说法错误的是()。

    [单选题]下列关于加法器的说法错误的是()。A.实现n位的串行加法器只需1位全加器B.实现n位的并行加法器需要n位全加器C.影响并行加法器速度的关键固素是加法器

  • 查看答案