Pentium微处理器执行突发式存储器读总线周期时，Cache(Cache Enable)和W/R信号的状态应该是______。

A．) 1，1

B．) 1，0

C．) 0，1

D．) 0，0

A．

B．

C．

D．

[单选题]Pentium微处理器在突发式存储器读周期期间，W/R 和 Cache信号分别为A．高电平和高电平B．高电平和低电平C．低电平和高电平D．低电平和低电平

[单选题]Pentium微处理器在突发式存储器读周期期间，W/R和Cache信号分别为A．高电平和高电平B．高电平和低电平C．低电平和高电子D．低电平和低电平

[单选题]Pentium 微处理器的突发式存储器读/写总线周期包含( )CPU时钟周期。A．2个B．3个C．4个D．5个

[单选题]Pentium微处理器的突发式存储器读/写总线周期包含几个CPU时钟周期?A．2个B．3个C．4个D．5个

[单选题]Pentium微处理器的突发式存储器材读/写总线周期包含几个CPU时钟周期？A．2个B．3个C．4个D．5个

[单选题]Pentium微处理器的突发式存储器材读/写总线周期包含几个CPU时钟周期？A．2个B．3个C．4个D．5个

[单选题]Pentium微处理器在突发式读周期传送第一个数据时，和(Cache Enable)信号的状态分别为A．0和0B．0和1C．1和0D．1和1

[单选题]Pentium微处理器的每个突发式总线周期传送多少数据？A．4个字节B．8个字节C．16个字节D．32个字节

[单选题]Pentium微处理器的每个突发式总线周期传送多少数据?______。A．4个字节B．8个字节C．16个字节D．32个字节

[单选题]Pentium微处理器执行存储器读周期时，在时钟周期T1期间必须使(Address Data Strobe)和信号处于什么状态?A．0，0B．0和1C．1，0D．1，1