设CPU有16根地址线、8根数据线,并用MREQ作为访存控制信号(低电平有效),用WR作为读/写控制信号(高电平为读,低电平为写)。现有下列存储芯片:1K*4位RAM、4K*8位RAM、8K*8位RAM、2K*8位ROM、4K*8位ROM、8K*8位ROM及74318译码器和各种门电路,如图所示。请设计CPU与存储器的连接图,要求如下:(1) 主存地址空间分配:6000H~67FFH为系统程序区。6800H~6BFFH为用户程序区。(2) 合理选用上述存储芯片,说明各选几片并简要画出CPU与存储芯片的连接图。第 5 页 共 6 页74318译码器

设 CPU 共有 16 根地址线,8 根数据线,并用 MREQ (低电平有效)作访存控制信号, R W 作读写命令信号(高电平为读,低电平为写)。现有下列存储芯

设CPU共有16根地址线,8根数据线,并用 MREQ作访存控制信号(低电平有效),用 WR作读写控制信号(高电平为读,低电平为写)。现有下列芯片及各种门电路

某主存系统中,其地址空间0000H~1FFFH为ROM区域,ROM芯片为8K×8位,从地址6000H开始,用8K×4位的SRAM芯片组成一个16K×8位的RAM

[单选题]用16K×4位的RAM芯片构成64K×4位存储需要(1)RAM芯片，(2)根地址线。(38)A．2B．3C．4D．5

设CPU共有16根地址线,8根数据线,并用-MREQ【简答题】15. 设CPU共有16根地址线,8根数据线,并用-MREQ(低电平有效)作访存控制信号,R/-W

[单选题]设某静态RAM芯片容量为8K×8位，若用它组成32K×8位的存储器，所用芯片数以及这种芯片的片内地址线数目是( )。A．4片、13根B．4片、12根C．6片、11根D．4片、16根

[填空题] 一个4k*4RAM芯片的地址线有（）根，数据线有（）。

[单选题]某静态RAM 芯片容量为8K×8位，如用它组成32K×8位的存储器，所用芯片数及这种芯片的片内地址线数目是( )。A．4片、13根B．4片、12根C．6片、11根D．4片、16根

[单选题]某CPU要能访问一个由1K×4位存储芯片组成的32K×8位存储器时，地址线至少需( )。A．20条B．16条C．15条D．14条

[单选题]若由1K×1位的RAM芯片组成一个容量为8K字（16位）的存储器时，需要该芯片数为（）。A.128片B.256片C.64片D.32片