某机器中,已知配有一个地址空间[1]为0000H~3FFFH的ROM区域。现在再用一个RAM芯片(8K×8)形成40K×16位的RAM区域,起始地址为6000H。假设RAM芯片有CS’和WE’信号控制端。CPU的地址总线[2]为A15~A0,数据总线[3]为D15~D0,控制信号为R/W(读/写),MREQ’(访存),要求:(1)画出地址译码方案。(2)将ROM和RAM同CPU连接。

某机器中,已知配有一个地址空间为0000H~3FFFH的ROM区域。现在再用一个RAM芯片(8K×8)形成40K×16位的RAM区域,起始地址为6000H。假设

某主存系统中,其地址空间0000H~1FFFH为ROM区域,ROM芯片为8K×8位,从地址6000H开始,用8K×4位的SRAM芯片组成一个16K×8位的RAM

[单选题]若某容量为8K字节的RAM 起始地址为2000H，则其终止地址为( )。A．21FFHB．23FFHC．27FFHD．3FFFH

[单选题]若由1K×1位的RAM芯片组成一个容量为8K字（16位）的存储器时，需要该芯片数为（）。A.128片B.256片C.64片D.32片

[单选题]若由1K×1位的RAM芯片组成一个容量为8K字（16位）的存储器时，需要该芯片数为（）。A.128片B.256片C.64片D.32片

[单选题]若没某容量为8K字节的RAM起始地址为2000H，则其终止地址为( )。A．21FFHB．23FFHC．27FFHD．3FFFH

[单选题]用64K×8的RAM芯片和32K×16的ROM芯片设计一个256K×16的存储器，地址范围为00000H～3FFFFH，其中ROM的地址范围为10000H～1FFFFH，其余为RAM的地址。则地址线为(1)根，数据线为(2)根；ROM需要(3)片，RAM需要(4)片。C．PU执行一段程序时，Cache完成存取的次数为5000次，主存完成存取的次数为200次。已知Cache的存取周期为40ns，主存的存取周期为160ns。其两级存储器的平均访问时间为(5)ns。A．18B．9C．16D．8

[单选题]用16K×4位的RAM芯片构成64K×4位存储需要(1)RAM芯片，(2)根地址线。(38)A．2B．3C．4D．5

[单选题]连接到64000H-6FFFFH地址范围上的8位存储器是用8k?8 RAM芯片构成的，该芯片要A．8片B．6片C．10片D．12片

[单选题]某静态RAM 芯片容量为8K×8位，如用它组成32K×8位的存储器，所用芯片数及这种芯片的片内地址线数目是( )。A．4片、13根B．4片、12根C．6片、11根D．4片、16根